프로젝트 일지 (9) 썸네일형 리스트형 JEDEC, 차세대 고성능 DDR5 SPEC에 대하여 정리 프로젝트를 진행할 때는 1.0이 되지 않은 0.9 버젼의 DDR5 SPD SPEC을 공부하였는데... JEDEC에 SPEC이 등록되지 않아서 다운을 받지 못하여 문서 정리를 하지 못하고 있습니다. 일단은 아는데 까지라도 정리를 하려고 합니다. 참 그리고 여러 사이트를 확인하다가 정리가 잘되어 있는 사이트를 발견함. gigglehd.com/gg/hard/1724322 차세대 서버/하이엔드 PC 용 DRAM 모듈. DDR5 DIMM - 컴퓨터 / 하드웨어 - 기글하드웨어 반도체 표준 규격을 책정하는 미국의 JEDEC는 차세대 서버/하이엔드 PC를 위한 DRAM 모듈, DDR5 DIMM(Dual In-line Memory Module) 기술의 스펙을 책정 중입니다. https://gigglehd.com/gg/.. 웨이퍼 제조 설비 및 제조공정 공부 웨이퍼 제조 설비 (Wafer Fab) ULSI급 IC 제조공정에서는 사람의 노출을 제한하고 고순도 화확재료와 유틸리티, 그리고 특별한 웨이퍼 취급공정이 필요하게 된다. 웨이퍼는 일반적으로 450단계나 그 이상의 단계를 거치면서 완성되는데 2~3달의 기간이 걸린다. 제조공정의 마지막 단계에서는 개별적인 칩들을 전체 웨이퍼에서 분리시키고 패키지를 준비하여 최종 생산품을 만들게 된다. IC제조의 단계 (Stage of IC Fabrication) 마이크로 침 제조는 그림 1-6에 표시된것처럼 다섯 단계의 제조공정으로 구성된다. 웨이퍼 준비 (Wafer Preparation) 웨이퍼 제조 (Wafer Fabrication) 웨이퍼 시험 및 정렬 (Test/Sort) 조립 및 패키징 (Assembly and P.. 반도체 패키지 가이드 라인에 대하여... 반도체 공장에서 패키지 시스템에 대하여 구축을 할 때 패키지의 정보 시스템에 대하여 공부가 필요하고 특히 정보 시스템을 구축하기 위하여 자료가 필요하다. 그러나 기존의 시스템 구성과 비교해볼 데이터를 찾기란 쉽지 않다. 본인은 이러한 부분을 비교해 보기 위하여 마이크로 일렉트로닉스 산업표준 JEDEC(www.jedec.org/) 의 자료와 구축된 시스템 간의 정보 시스템의 차이를 비교해서 정리 하고자 한다. 우선 기존 패키지 시스템에서의 주요 정보 흐름에 대하여 간략하게 정리를 하였다. 최대한 용어를 빼고 한글로 정리하였다. 또한 해당 시스템에 대하여 일반적인 부분으로 풀어서 표시 하였다. 아래 그림과 같이 정보의 관계가 복잡하다. 그림만 보면 그래도 좀 이해할 수 있는 구조라고 생각한다. JEDEC 기.. 개발자의 입장의 반도체 후공정 시스템 구축 1. 전체적인 시스템 흐름과 개발자의 업무파악 반도체 공장에는 여러가지 다양한 많은 시스템이 존재한다. 개발자는 처음에 프로젝트에 투입되면 시키는 일만 하기에도 바쁜 하루를 보낸다. 잘 모르는 반도체 용어들 기존에 운영되고 있는 시스템을 분석해야하는 일들로 정신없이 업무 파악하기에 바쁘다. 회의를 들어가면 무슨말을 하는지 잘 알아듣기 힘들다. 경험이 많은 개발자는 자신의 업무 파트에 대한 부분만 조금 이해한다. 이러한 갭의 간격을 줄이기 위하여 개발자는 노력(공부)을 한다. 반도책 관련 도서를 빌려서 읽어도 보고 기존 시스템의 기능및 매뉴얼을 읽으면서 열심히 공부를 한다. 각종 문서를 읽고 파악하는데 많은 시간이 든다. 주변에 경험이 풍부한 개발자에게 물어도 보고 안되면 현장 근무자에게 질문을 하여 조금.. 반도체 조립과 포장 (Assembly and Packaging) 공부 반도체 소자 공정기술 책을 보다가 기초확인문제를 한번 정리해 보기로 하였다. 문제를 정리하고 그 문제에 답을 찾아가다 보면 기본적인 기초공부가 될것으로 보여서 정리하고자 한다. 1. IC 제조 공정에서 후미의 끝이라는 의미는 무엇인가? 반도체는 웨리퍼로부터 분리된 후에 마지막으로 IC 패키지로 조립된다. 2. IC 의 최종 조립 IC패키징에 대해서 간략하게 설명하라. IC 최종조립은 웨이퍼로부터 우수한 다이(die)를 분리해 내고 금속의 리드프레임(leadframe)이나 기판에 다이(die)를 부착하는것으로 구분된다. 리드프레임 조립은, 칩으로 전기적 접근을 제공하기 위해 칩 표면의 금속 접합 패드와 내부 리드프레임을 미세한 직경의 선에 상호 연결한다. 최종 조립 후에, IC 패키징은 보호 패키지로 다이.. SPD(Serial Presence Detect) 개발 완료 후 뒷정리 SPD 개발을 완료하면서 몇가지 어려웠던 부분을 정리하고자 한다. 1. 제조회사관리 JEP106 문서에서 ODD PARITY BIT 계산 방법 -> SK Hynix 값이 80 AD 로 나오는데 그 원인이 확인하는데 시간 많이 걸림 우선 odd parity bit 계산에 대하여 이해가 필요함. 아래와 같이 계산이 됨 no 2진수 표현 odd parity bit 표현 hex값 (odd parity bit) 0 0000 0000 1000 0000 80 1 0000 0001 0000 0001 01 2 0000 0010 0000 0010 02 3 0000 0011 1000 0011 83 4 0000 0100 0000 0100 04 5 0000 0101 1000 0101 85 6 0000 0110 1000 0110.. 메모리 모듈의 SPD(Serial Presence Detect) 데이터 분석및 공부 요즘 반도체 공장에서 프로젝트를 진행하다 보니 반도체에 대하여 많은 공부가 필요하다는 것을 느끼고 있습니다. SPD를 공부하기 위하여 JEDEC에 가입함. (https://www.jedec.org/) JEDEC에 가입을 하면 다음과 같은 카테고리로 반도체 표준 정보를 구분하여 확인할 수 있음. JC-10: Terms, Definitions, and Symbols: JC-11: Mechanical (Package Outlines) Standardization: JC-13: Government Liaison: JC-14: Quality and Reliability of Solid State Products: JC-15: Thermal Characterization/Packages: JC-16: Interfa.. 반도체 후공정 (다이싱에서 검사까지) 현재 반도체공장에서 기준정보관련하여 프로젝트를 수행중에 있다. 내가 맡은 부분은 반도체 후공정에서 모듈관련된 부분을 수행중인데 후공정에 대하여 좀더 이해가 필요하여 반도체 제조공정을 공부중에 있어서 블로그로 정리를 하고자 한다. - 다이싱에서 검사까지 IC 제조의 후공정을 알아보자 1) 다이싱- 전공정에서 회로패턴까지 형성된 웨이퍼를 각각의 칩으로 절단한다. 이때 G/W 공정에서 불량으로 판정된 칩은 당연히 제거된다. 2) 마운트 - 양품의 칩을 리드프레임 위에 부착시킨다. (마운트) 3) 본딩 - IC 칩 위의 전극패드와 리드프레임의 리드를 금선으로 접속시킨다. 4) 봉입 - IC 칩이 내장된 리드프레임을 금형에 장착하고, 온도를 증가시켜 유동화 시킨 수지를 압송하여 칩 전체를 봉입한다. 5) 가공 -.. 이전 1 2 다음
